半导体行业提前数年达到1万亿美元规模，但如今要跟上需求，既取决于晶体管微缩，也同样取决于系统集成。
封装、光子学、功率和测试正汇聚成一个优化问题，这意味着改善其中任何一项，都可能把瓶颈转移到别处。
AI正从行业所服务的负载，转变为行业所使用的工具，而悬而未决的问题是：它将被赋予多少工程和制造权限。
2023年SEMICON West在旧金山举办时，半导体行业预测到2030年将实现1万亿美元年营收。三年后，该行业已经远超这一数字。SEMICON West 2026重返旧金山，展位售罄，参会者超过30,000人，而行业面临的是另一个问题：它如何跟上自己曾经设定的增长目标？
SEMI自身的预测显示了这条曲线变得多么陡峭。SEMI总裁兼CEO Ajit Manocha在开幕主题演讲中预测，到2030年市场规模将超过2万亿美元，到2035年可能达到3万亿美元。在SEMI市场研讨会上，该协会预计今年300mm晶圆厂设备支出为1490亿美元，到2029年将升至2270亿美元，仅2026年就有20座新的300mm晶圆厂或生产线开工建设。
AI基础设施推动了其中大部分增长，但电气化、自动驾驶汽车、机器人和工业自动化也在增加半导体含量。当前这轮扩张的不同寻常之处，在于这些芯片将支撑的系统日益复杂，而非对芯片近乎无法满足的需求。
“我们开始讨论如何重新设计工程，因为你需要跨多个交叉点进行协同设计和优化，”Synopsys总裁兼CEO Sassine Ghazi表示。“这涉及物理层面、材料、工艺技术、架构、设计，以及软件和模型本身，因为模型本身才是定义负载的东西，你如何沿着这一技术栈进行优化？”
在演讲、小组讨论和展场交流中，多个议题不断围绕这一问题汇聚。先进封装正成为系统架构的一部分。光子学正更接近计算，同时带来新的制造和测试挑战。测试、检测和计量必须跟上更复杂的组件和制造历史。而AI正从行业所构建的东西，转变为行业用来设计和制造的东西。这些技术没有一项是新的，但每一项都越来越难以独立优化，而这或许最清楚地表明行业未来几年将致力于什么。
微缩成为系统级挑战
这一转变在从晶体管微缩和HBM到先进封装、光学互连和散热的对话中显而易见，改善其中任何一项都可能把瓶颈转移到别处。更多计算增加了对内存带宽和供电的压力。将内存移得更近减少了数据移动，但集中了热量。拆分大芯片可以提高良率，并允许不同功能使用不同工艺节点，但会产生更多必须连接、供电、冷却和测试的接口。
“封装不再只是半导体创新的终点，”Intel Foundry半导体研发副总裁Lalitha Immaneni表示。“它正日益成为系统创新的起点。”
这使得内存、数据移动、供电和热管理成为架构的一部分，而非下游考虑因素。
“挑战不在于协同优化单个组件，”Immaneni说。“而在于在硅、封装和平台之间端到端地协同优化整个系统。”
Marvell先进封装副总裁Nitin Deshpande在imec展前ITF USA活动上表达了类似观点。“封装确实正在成为一个系统，计算、内存、互连、功率、冷却，所有这些都汇聚在一起。”
让这些部分协同工作只是挑战的一部分。更大、更异构的封装仍必须成为具有可接受良率、可靠性和成本的高量产产品。
“我们可以有非常酷的概念，但如果我们无法将这些扩展到高量产，如果我们无法拥有高良率、可靠的工艺以及能及时提供零件的供应链，我们所做的一切都无法转化为业务，”Deshpande说。
imec CEO Patrick Vandenameele指出，AI基础设施可以通过增加加速器和机架持续增长，但增加硬件并不是传统半导体意义上的微缩。“这些数据中心是真正的工程奇迹，”他说。“但与此同时，这并不是我们半导体人所称的微缩。它看起来更像乘法。”
这一区别有助于解释为什么SEMICON West上如此多独立话题不断回到同一处。行业并未放弃晶体管微缩。它正在其之上增加另一个层级，在这个层级上，性能取决于不同技术能多有效地组合成一个功能性系统。
图2：重新定义系统。来源：SEMI
AI从助手变为操作者
在SEMICON West上几乎无法回避AI，但对话正在转变。机器学习多年来一直是设计、工艺控制和缺陷分类的一部分，生成式AI为复杂工具和数据增加了自然语言访问。代理式AI更进一步，允许工程师将目标交给代理，并让其调用其他工具、模型或代理来实现目标。
“我们从助手式copilot起步，到生成式能力，再到我们现在所描述的长期自主代理，即不是给出提示，而是给出结果，”Synopsys的Ghazi说。
当审视工程师被要求优化的空间规模时，代理式AI的吸引力变得更加清晰。“我们正在优化的空间已经爆炸式增长，”Lam Research首席AI官兼Semiverse Solutions企业副总裁David Fried表示。“我们现在已经到了参数集难以处理的地步。”
例如，一台当前的Lam刻蚀机可能拥有约1023种可能性的潜在工艺配方空间，这远远超出任何工程师能够手动探索的范围。“这正是AI真正发挥作用的地方，”Fried说。“它能够穿越庞大的多参数维度空间，处理更大参数空间与更大规格空间之间大量相互交织的敏感性问题。”
根据AI的发现采取行动，才是讨论变得更复杂的地方。标记异常工艺特征与让AI系统更改配方是不同的，预测设备退化与停止生产也是不同的。Ghazi表示，Synopsys已经有了一些合作项目，其中自主智能体可以将客户规格推进到经过验证的RTL。这项工作传统上需要多名工程师和数月时间。定义架构以及在制造前签字确认仍然需要人类判断，但边界正在移动。
在制造方面，这提出了未来一年可能变得更加突出的问题。智能体可以在未经批准的情况下做出哪些决定？它的约束有多少来自基于物理的模型，而不是统计推断？在自主决策能够影响生产之前，需要什么证据？
SEMICON West引出的问题并不是AI是否会被用于设计和制造半导体。那已经在发生。新的问题是工程师准备赋予它多少权限。
图3：接下来会发生什么，是一个许多人极为关注且不断演变的话题。来源：SEMI
封装必须变得可制造
先进封装几乎随处可见，但重点已经不再只是证明异构集成可行。更难的问题是在保护组装过程中积累的价值的同时，以经济的方式、大批量地重复做到这一点。这正在改变“已知良好”的含义。
已知良好裸片多年来一直是目标，因为将坏裸片贴到好封装上会浪费周围的一切。随着基板、桥接和中间组件变得更加复杂和昂贵，同样的逻辑正在向外延伸。
“尽管桥接是无源组件，只有金属线，我们仍对其进行分选，”英特尔院士兼英特尔代工基板与先进封装寻路总监Ravi Mahajan说。“我们确保进入封装的是已知良好的桥接，出来的应该是已知良好的封装。”
Mahajan谨慎地将“已知良好”视为一种追求目标，而非绝对状态。
“你将已知良好的基板带入组装工艺，而‘已知良好’这个词必须被理解，”Mahajan说。“它并不总是已知良好，但你要尽可能多地了解它。为此，你要加入正确类型的特征进行测试，以便获得尽可能多的覆盖。”
ASE也在以大致相同的方式处理这个问题。在某些扇出流程中，互连结构可以在贴装任何有源硅之前进行完整测试。
“已知良好方法论是我们努力追求的目标，”ASE执行副总裁Yin Chang说。“我们所做的每一件事、每一层，我们都有能力在贴上最昂贵的部件之前确认它是良好的。”
某些硅和HBM组合的价值可能高达30,000美元，ASE广泛使用AOI和X射线，并借助AI区分可能包含多达50万个焊点的组件之间的细微差异。
“我们行业的目标是尽可能消除整个流程中的未知因素，”Chang说。“今天这已经太昂贵了。我们根本不能报废任何东西。”
组装使这一目标复杂化。键合产生了在检查单个组件时并不存在的界面，热、压力和材料相互作用可能改变组件的状态，因此某些缺陷直到另一个工艺步骤发生后才能被检测到。目标逐渐变为如何在增加价值的同时减少不确定性，抽样计算也从需要多少检查来维持良率，转变为制造商能够承受将多少不确定性带入下一步。
测试跟随系统
同样的压力正在重塑测试，尤其是随着光子学进入封装。数字制造测试将响应与预期结果进行比较，但光学器件可能产生一系列可接受的响应，而这些响应仍必须与可能的缺陷相关联。共封装光学还增加了一个物理问题。
“我们的客户对OSAT的要求是能够进行双面电/光探测并期望高效率，”Amkor制造测试技术专家高级总监Vineet Pancholi说。“即使ASP那么高，他们仍然希望制造测试效率高得多。”
“机械结构不同了，”Pancholi说。“封装、物理x、y、z、封装重量、封装密度——这一切都在变化。全都在变。”当被问及这些变化是增加了测试单元时间、插入次数，还是两者都增加时，他补充道。“包含探测、老化、最终测试和系统级测试插入的高层测试工作流程保持不变。然而，由于光学测试内容是新近架构的，短期内测试时间预计会更高。一旦基于制造和组装工艺成熟度达到缺陷控制，测试时间预计会降低。”
了解问题发生的位置也越来越依赖于保留早期工艺步骤的信息。
“即使你不知道确切是哪一层，你也可以通过历史图像来界定问题范围，”Microtronic首席执行官Reiner Fenske说。
Microtronic在一定程度上将检测视为历史记录，保留晶圆图像，以便在后来出现缺陷时跨工艺步骤进行比较。随着额外层数使早期缺陷难以或无法看到，这变得越发有价值。
“我们收集的信息对他们来说非常有价值，以至于吞吐量是次要问题，但拥有历史记录才是关键，”Fenske说。“所以六个月后，你可以从存档中检索整个批次运行记录，其中保留了所有数据和图像。”
判断某样东西是否良好，越来越需要结合上下文。晶圆测试结果、检测数据、装配历史和先前的插入可以前馈以改变后续测试，或反馈以识别工艺漂移。与此同时，从原始晶圆坐标开始，追踪一颗裸片经过重构晶圆、面板和多裸片组件的全过程，使可追溯性变得更加困难。
测试正越来越不像一个最终的合格/不合格关卡，而更像一条持续的证据链，这也将其带入AI讨论之中。AI可以在这一历史中寻找模式，但前提是数据能够与正确的器件、工艺步骤和物理上下文关联起来。
光子学面临制造挑战
光子学的动机已得到充分确立。随着带宽和距离的增加，电互连在功耗和信号完整性方面举步维艰，推动光学从可插拔模块向近封装和共封装设计发展。然而，光学越接近计算，问题就越转移到半导体制造领域。
“对于精密键合，它不仅需要控制全部6个自由度，”英特尔代工高级技术专家Huan Ma表示。“它还需要以半导体制造规模提供吞吐量，并具备自动化和标准化物料处理能力。”
同样的要求也延伸到材料领域，材料必须在装配、回流和可靠性应力过程中保持对准，同时也延伸到计量领域。
“对于计量和检测，我们如何测量那些真正能预测光学良率的变量？”Ma说。“我们需要测量几何形状、角度、光学特征的位置，以及真正对插入损耗和耦合效率至关重要的因素。共封装光学不会仅仅因为光学部分能工作就能规模化。只有当我们将光学通过先进封装实现产业化时，它才能规模化。”
同样的问题在展会现场随处可见。EV Group指出了在裸片到晶圆集成中测量数百颗裸片上多个对准点所带来的计量和吞吐量负担。Lam Research讨论了波导制造、新型调制器材料和光纤耦合。Advantest将大批量测试描述为剩余瓶颈之一，光电探测和光连接器增加了电测试中不存在的需求。
装配在这里也使已知良好变得复杂，因为对准、键合、热处理和光纤连接可能会改变集成前符合规格的光路。
“进门时，你了解PIC和EIC上什么是已知良好的，”英特尔的Mahajan说。“最大的问题是如何确保对准？光子学中的这些工艺不可恢复、不可返工，所以我们花了很多时间找出装配中的良率限制因素。”
Mahajan不认为存在内在障碍，他指出光纤连接在不到10年前还被认为是特别困难的步骤，但通过反复的工艺学习已大幅改善。
“我想不出这些工艺中有任何内在的拦路虎，”他说。“现在只是如何正确操作的实践问题。”
围绕共封装光学的问题，正越来越不在于该技术能否工作，而更多在于它能以多快的速度实现对准、检测、测试并以半导体规模制造。
工程边界正在模糊
在SEMICON West上引人注目的是，一个领域的讨论经常跨越到另一个领域。封装决策变成热决策。内存放置变成功耗决策。光子学变成封装和测试问题，检测变成数据问题，制造数据变成AI问题。旧的工程边界在组织层面仍然存在，但它们越来越无法描述物理系统。
英特尔的Immaneni在主题演讲中将应对之策描述为从设计-技术协同优化迈向系统-技术协同优化，即硅、封装和平台被一起考虑。
“一项美好的技术可以是一个好选择，但如果我不能可重复地、快速地、高质量地制造它，那它就不是一项客户技术，”她说。
数字孪生也属于同样的转变，但其价值取决于能否将电学、热学、力学和制造模型紧密连接起来，使得一个领域的决策能够对照其在其他领域的后果进行评估。在与《Semiconductor Engineering》主编Ed Sperling的讨论中，Synopsys的Ghazi将工作负载也加入了这一清单，因为模型行为可以驱动其下方硬件的功耗和热条件。随着AI扩展到机器人、车辆和其他物理系统，传感器、安全要求和实时约束进一步加剧了这一问题。
结论：距凤凰城还有5个月
SEMICON West不会有整整一年时间来观察这些对话如何发展。这是该展会在旧金山的最后一次预定举办。SEMI已与凤凰城签署了3年协议，下一届活动将于2027年3月30日至4月1日移至凤凰城会议中心，开启新的春季日程。这意味着两届展会之间大约有5个月，届时应该能看到一些有用的标志。
图4：展会现场视角。来源：SEMI
代理式AI将根据公司愿意让代理做出哪些工程和制造决策，以及它们施加的约束来评判。异构集成将对检测、计量和测试施加更大压力，以便在更多价值投入装配之前建立信心。共封装光学将必须从演示走向可重复制造。除此之外，高数值孔径EUV正走向量产，供电正更深入地进入封装，材料供应商被要求理解不属于传统规格的界面和工艺相互作用。
3年前，SEMICON West谈论的是该行业如何在2030年达到1万亿美元。在提前数年达到这一里程碑后，对话已经改变。挑战不再仅仅是提高密度或制造更多芯片。而是要以足够快的速度、足够可靠、足够经济地构建日益复杂的半导体系统，以跟上步伐。
相关文章
CPO测试面临移动目标问题
随着共封装光学走向主流，测试供应商正在适应不断变化的连接器架构和极端的对准公差。
让片上光子学实现可制造性
AI系统正在将光学拉近到逻辑芯片，但可扩展的制造将需要前端制造、封装、热管理、材料和测试协同演进。